新闻&资源

时刻与您分享我们的一点一滴

企业新闻行业资讯产品知识知识学堂

首页新闻&资源产品知识

ESD Array 阵列响应速度?

来源：音特电子发布日期：2025-11-01 浏览次数：691次

分享：

单个二极管的反向恢复时间trr与阵列整体的ESD响应速度有何关联？

首先，理解一下反向恢复时间trr

反向恢复时间指的是二极管从正向导通状态切换到反向截止状态所需的总时间，它直接决定了器件的高频开关能力

trr 的构成：两个关键阶段，两个连续阶段的时间总和构成，公式为：trr = t1 + t2

t1（反向恢复电流下降时间）：二极管从正向导通转为反向偏置后，反向恢复电流从峰值降至零所需的时间。此阶段主要是释放器件内部存储的少数载流子
t2（反向电压建立时间）：反向电流降至零后，二极管两端反向电压逐渐上升到额定值所需的时间。此阶段器件逐渐进入稳定的反向截止状态

其次：影响trr的核心因素

不同器件的 trr 差异较大，主要由以下 3 点决定：

器件材料：硅材料二极管的trr通常比锗材料更长，因为硅的少数载流子寿命更高
掺杂浓度：PN结区掺杂浓度越高，少数载流子存储量越少，trr越短
工作条件：正向导通电流越大、结温越高，内部存储的载流子越多，trr会相应变长

多路阵列ESD，为什么会有二次击穿的现象？

“二次击穿” 是半导体器件在强脉冲下的不可逆破坏性失效机制，它和常规的“一次击穿（雪崩击穿）” 有本质区别，且在你描述的“trr 过长+连续ESD脉冲”场景下，触发风险会急剧升高。

要理解二次击穿，必须先区分它与 “一次击穿（雪崩击穿）” 的本质不同

前者是破坏性、不可逆的失效

后者是可逆、非破坏性的物理现象

结论：单个二极管的反向恢复时间（trr）是决定阵列整体 ESD 响应速度的核心 “短板因素”—— 阵列的 ESD 响应速度无法快于阵列中trr最长的那只二极管，且trr的个体差异会直接导致电流分配不均，进一步拖慢整体响应效率，甚至引发局部失效

SOT-23-5 ESD.jpg

附录：

常见二极管类型 trr 及核心参数对比表

二极管类型	反向恢复时间（trr）	正向压降（Vf）典型值	反向耐压（Vrrm）典型范围	核心特点与典型应用场景
普通整流二极管	50~2000 μs（毫秒级）	0.7~1.0 V	50~1000 V	成本低、trr 长；适用于工频整流（如电源适配器、充电器的 50/60Hz 整流电路）
快恢复二极管（FRD）	10~500 ns（微秒级）	0.8~1.2 V	100~1500 V	trr 较短、耐压高；适用于中高频整流（如 10~100kHz 开关电源、UPS 电源）
超快恢复二极管（SRD）	1~10 ns（纳秒级）	0.9~1.3 V	50~1200 V	trr 极短、开关损耗小；适用于高频电路（如 100kHz 以上开关电源、射频整流）
肖特基二极管（SBD）	<10 ns（近似无 trr）	0.3~0.5 V	10~200 V	无 PN 结存储效应、trr 最短、正向压降低；适用于低压高频场景

ESD参数表：https://www.yint.com.cn/products/emsproduct/esd/index.html

ESD保护二极管的PN结结构如何影响其泄放能力？https://www.yint.com.cn/news/knowledge/760.html

ESD保护二极管的雪崩击穿与齐纳击穿在物理机制上差异？https://www.yint.com.cn/news/knowledge/758.html

上一篇：为何ESD保护二极管在反向偏置时漏电流IR？

下一篇：ESD保护二极管的PN结结构如何影响其泄放能力？

热门新闻

新一代固态继电器的EMC思考

固态继电器SSR在工业自动化等应用中面临内部开关噪声、外部瞬态干扰及隔离信号完整性三大EMC挑战。系统防护需在电源端口部署滤波器与TVS/MOV，控制端使用低电容TVS防护ESD/EFT，负载侧为感性负载设计缓冲电路。音特电子针对直流电源端（如24V）推荐CMZ7060A-701T共模电感搭配SMDJ24CA TVS，控制信号端推荐ESD5V0D3B等低电容TVS阵列进行保护。

实时荧光定量PCR仪的EMC设计挑战与系统级防护方案

实时荧光定量PCR仪因集成高精度温控、微弱信号采集及高速处理等复杂电子系统，面临严峻的电磁兼容性挑战。其核心问题包括微弱荧光信号易受内部噪声干扰导致测量误差，以及系统对外部电磁环境敏感可能引发运行故障。为确保设备可靠性与数据准确性，需实施系统级EMC防护，构建从电源滤波、信号隔离到接口保护的多层次方案，并通过优化PCB布局为干扰提供泄放路径，从而满足医疗设备的强制认证要求。

基因测序仪的EMC设计挑战与音特电子（YINT）防护方案详解

基因测序仪集成高灵敏度模拟前端与高速数字电路，其电磁兼容（EMC）设计面临内部电磁干扰（EMI）与外部静电放电（ESD）、浪涌侵袭的双重挑战。核心在于平衡信号完整性与系统抗扰度，需采用分层防护策略：在高速数据接口选用极低寄生电容的TVS二极管以最小化信号劣化，在电源路径构建多级协同防护网络。系统设计需从源头抑制干扰，并针对精密模拟电路与高速接口实施精准防护，以确保测序数据的准确性与仪器长期可靠运行。