技术支持

超过千家合作客户，17年服务经验，从选型到技术支持我们都能为您提供

首页技术支持 FAQ

通信线路中共模电感的寄生电容为何需控制在 10pF 以下？

发布日期：2025-12-30 浏览次数：3次

分享：

寄生电容（主要由绕组层间耦合及引脚分布引起）对高频信号完整性危害显著：

高频谐振风险：寄生电容 Cp与电感 L 形成 LC 回路，自谐振频率公式。若 \(Cp > 10pF)，可能使抑制频段（如 1MHz~100MHz）内出现阻抗谷值，削弱滤波效果并导致信号反射或振荡

带宽劣化：寄生电容相当于并联在电感两端的高频旁路，使高频段共模阻抗过早下降，无法有效抑制通信频段（如 USB 3.0 / 以太网的 GHz 级噪声）

辐射干扰加剧：未被充分衰减的共模电流可能通过线缆辐射，违反 FCC/CISPR 辐射限值标准

时序恶化：高速信号（如 HDMI/PCIe）的边沿速率极高，寄生 RC 延迟会导致码间干扰（ISI）或误码率上升

上一篇：三相共模电感的各相电感值偏差应控制在百分之几以内？

下一篇：高温环境下，共模电感的额定电流需要降额多少？降额曲线如何获取？

热门FAQ

共模电感与差模电感配合使用时，两者的参数应如何匹配？

共模电感抑制共模干扰（两根线对地的对称干扰），差模电感抑制差模干扰（两根线之间的不对称干扰），参数匹配需满足频率覆盖互补：共模电感的有效抑制频段（如 1kHz-100MHz）与差模电感（如 50Hz-10MHz）重叠部分需平滑过渡，避免出现抑制盲区。通常差模电感的谐振频率略高于共模电感，覆盖低频差模干扰（如电源纹波）阻抗匹配：共模电感的共模阻抗应远大于电路的共模阻抗（如≥10 倍），差模电感

多级共模电感串联使用时，如何避免谐振点叠加？

共模电感的谐振由其电感量（L）与寄生电容（C，如绕组间电容）决定，谐振频率f0=1/(2πLC)。多级串联时，若谐振点接近，会导致某一频段干扰抑制效果骤降甚至放大。避免谐振点叠加的方法差异化设计：通过调整各电感的参数（如磁芯材料、匝数、绕组结构），使各级谐振点错开。例如，前级用高磁导率磁芯（如锰锌铁氧体）增加电感量，降低谐振频率；后级用低磁导率磁芯（如镍锌铁氧体）减少电感量，提高谐振频率

如何通过共模电感与 Y 电容的组合优化 10MHz 以上的干扰抑制？

共模电感在低频至中高频（如 1MHz 以下）通过高共模阻抗抑制干扰，但高频（10MHz 以上）会因寄生电容（绕组间、绕组与磁芯间）导致阻抗下降，抑制效果减弱。Y 电容（通常为陶瓷电容，如 MLCC）具有低等效串联电阻（ESR）和寄生电感（ESL），可在高频段提供低阻抗通路，将共模干扰分流至地优化方式：容值选择：Y 电容容值需与共模电感的寄生电容匹配，避免两者形成谐振（谐振会放大干扰），通常选择 1