技术支持

超过千家合作客户，17年服务经验，从选型到技术支持我们都能为您提供

首页技术支持 FAQ

共模电感输入端与输出端的地平面应如何隔离？

发布日期：2025-12-30 浏览次数：7次

分享：

共模电感输入端（干扰侧）与输出端（洁净侧）的地平面需通过以下方式隔离物理隔离：在 PCB 设计中设置 “隔离带”（宽度通常≥2mm 的无铜区域），避免输入端地与输出端地的平面直接连通，防止干扰通过地平面形成 “地环路” 耦合单点连接：输入端地与输出端地仅通过 Y 电容（跨接在隔离带两侧）或系统单点接地（如安全地）连接，避免多点接地导致的干扰传导地层分割：若 PCB 为多层板，可将输入端地层与输出端地层设计为独立区域，仅通过共模电感的磁芯或专用接地点间接关联

上一篇：贴片共模电感的焊盘设计对高频性能有何影响？

下一篇：共模电感与 X 电容之间的最佳距离是多少？为何？

热门FAQ

共模电感与差模电感配合使用时，两者的参数应如何匹配？

共模电感抑制共模干扰（两根线对地的对称干扰），差模电感抑制差模干扰（两根线之间的不对称干扰），参数匹配需满足频率覆盖互补：共模电感的有效抑制频段（如 1kHz-100MHz）与差模电感（如 50Hz-10MHz）重叠部分需平滑过渡，避免出现抑制盲区。通常差模电感的谐振频率略高于共模电感，覆盖低频差模干扰（如电源纹波）阻抗匹配：共模电感的共模阻抗应远大于电路的共模阻抗（如≥10 倍），差模电感

多级共模电感串联使用时，如何避免谐振点叠加？

共模电感的谐振由其电感量（L）与寄生电容（C，如绕组间电容）决定，谐振频率f0=1/(2πLC)。多级串联时，若谐振点接近，会导致某一频段干扰抑制效果骤降甚至放大。避免谐振点叠加的方法差异化设计：通过调整各电感的参数（如磁芯材料、匝数、绕组结构），使各级谐振点错开。例如，前级用高磁导率磁芯（如锰锌铁氧体）增加电感量，降低谐振频率；后级用低磁导率磁芯（如镍锌铁氧体）减少电感量，提高谐振频率

如何通过共模电感与 Y 电容的组合优化 10MHz 以上的干扰抑制？

共模电感在低频至中高频（如 1MHz 以下）通过高共模阻抗抑制干扰，但高频（10MHz 以上）会因寄生电容（绕组间、绕组与磁芯间）导致阻抗下降，抑制效果减弱。Y 电容（通常为陶瓷电容，如 MLCC）具有低等效串联电阻（ESR）和寄生电感（ESL），可在高频段提供低阻抗通路，将共模干扰分流至地优化方式：容值选择：Y 电容容值需与共模电感的寄生电容匹配，避免两者形成谐振（谐振会放大干扰），通常选择 1